Laporan Akhir 1

DAFTAR ISI

1. Jurnal
2. Alat dan Bahan
3. Rangkaian Simulasi
4. Prinsip Kerja Rangkaian
5. Video Rangkaian
6. Analisa
7. Link Download

PERCOBAAN 1

MODUL 2

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

a. Jumper

Gambar 1. Jumper

b.Panel DL 2203D

c.Panel DL 2203C

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

IC 7474

IC 7474 merupakan sebuah IC yang berisi dua buah D flip-flop yang berfungsi untuk menyimpan satu bit data sesuai dengan sinyal clock. Flip-flop ini memiliki input preset dan clear yang dapat mengatur langsung kondisi output tanpa menunggu clock, sehingga sering digunakan dalam rangkaian penyimpan data, register, maupun pembagi frekuensi.

IC 74ls112

IC 74LS112 adalah IC yang berisi dua buah JK flip-flop dengan pemicu tepi negatif (falling edge). JK flip-flop lebih fleksibel dibanding D flip-flop karena dapat digunakan sebagai latch, toggle, ataupun pembagi frekuensi, dan juga dilengkapi dengan input preset serta clear.

SW-SPDT

Komponen SW-SPDT (Single Pole Double Throw switch) berfungsi sebagai saklar yang memungkinkan satu input dihubungkan ke salah satu dari dua output, sehingga dapat digunakan untuk memilih jalur logika atau menentukan kondisi logika 0 dan 1 pada rangkaian digital.

LOGIC PROBE

Logic probe digunakan sebagai alat penguji sederhana untuk mengetahui status logika pada titik tertentu dalam rangkaian, apakah bernilai logika rendah (LOW), logika tinggi (HIGH), atau dalam kondisi pulsa (berubah-ubah).

POWER SUPPLY

Power supply sebagai sumber tegangan, biasanya sebesar +5 V DC pada IC TTL seperti 7474 dan 74LS112. Selain itu

GROUND

Ground (GND) juga sangat penting sebagai titik referensi tegangan 0 V, yang menjadi jalur kembalinya arus dan penentu kondisi logika dalam rangkaian digital. Tanpa power supply dan ground, IC maupun komponen digital lainnya tidak akan dapat berfungsi dengan baik.

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Rangkaian pada percobaan 1 menggunakan 2 jenis flip-flop yaitu JK dan D yang memiliki kesenjangan kondisi dimana kedua input R dan S divariasikan. sehingga tabel kebenarannya untuk input D dan JK logika rise and fall pada masing-masing clock tidak berlaku (don't care). dan ketika R dan S-nya tidak aktif maka input D dan JK mempengaruhi outputannya sehingga terjadi beberapa kondisi (Set, Reset, dan Toggle)

Percobaan 1

Rangkaian ini terdiri dari dua buah flip-flop yaitu D Flip-Flop (IC 7474) dan JK Flip-Flop (IC 74LS112) yang masing-masing dikendalikan oleh beberapa input berupa saklar (B0–B6). Pada bagian kiri, flip-flop D berfungsi sebagai penyimpan data dengan input D yang ditentukan dari saklar B4, sedangkan input clock berasal dari saklar B6. Prinsip kerja flip-flop D adalah bahwa output Q akan mengikuti nilai input D, tetapi hanya berubah pada saat terjadi pulsa clock. Pada kondisi yang ditentukan, B4 diatur ke logika 0 sehingga setiap kali clock aktif, output Q dari flip-flop D akan terset ke 0. Hal ini membuat keluaran D flip-flop selalu rendah (0) setelah menerima pulsa clock.

Pada bagian kanan, digunakan JK flip-flop dengan input J dihubungkan ke B1, K ke B0, dan clock juga dikendalikan oleh B6. Berdasarkan kondisi yang diberikan, B1 = 1 dan B0 = 0 sehingga konfigurasi input JK adalah J=1 dan K=0. Menurut tabel kebenaran JK flip-flop, kondisi J=1 dan K=0 menyebabkan flip-flop masuk ke mode Set, yaitu output Q akan bernilai 1 setiap kali clock aktif. Dengan demikian, output dari JK flip-flop akan stabil pada logika tinggi (1) selama input tetap dalam kondisi tersebut.

Dari hasil ini dapat disimpulkan bahwa rangkaian menunjukkan perbedaan karakteristik antara flip-flop D dan JK. Flip-flop D hanya menyimpan dan meneruskan data dari input D ke Q sesuai clock, sedangkan JK flip-flop lebih fleksibel karena dengan kombinasi J=1 dan K=0 ia akan memaksa Q berada pada logika tinggi terlepas dari kondisi sebelumnya. Hal ini menegaskan bahwa JK flip-flop tidak memiliki kondisi terlarang seperti pada RS flip-flop, sehingga lebih dapat diandalkan untuk berbagai aplikasi rangkaian sekuensial.

5. Video Rangkaian [Kembali]